

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-031747

(43)Date of publication of application : 02.02.1999

(51)Int.Cl.

H01L 21/82
G06F 17/50

(21)Application number : 09-185381

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 10.07.1997


(72)Inventor : KIMURA KAZUNARI

(54) DESIGN DEVICE FOR CLOCK OF SEMICONDUCTOR INTEGRATED CIRCUIT, DESIGN AND CLOCK FEED CIRCUIT NETWORK THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce a difference in the delays of the clocks of a semiconductor integrated circuit, by a method wherein a load capacitance adjusting means is constituted into a structure, wherein a dummy buffer circuit, a dummy clock input circuit and a dummy wiring are connected with each circuit on the basis of a difference between the load capacitances of the circuits, which is obtained by calculating the load capacitances, to adjust the load capacitances of the circuits roughly equal to each other.

SOLUTION: Differences between the terminal capacitances 201 to 204, 205 to 208, 209 and 210 and 211 to 213 of clock input terminals 101 to 104, 105 to 108, 109 and 110 and 111 to 113, which are respectively connected with buffer elements 202, 203, 306 and 307, are calculated. The total terminal capacitances of the element 302, the total terminal capacitances of the element 303, the total terminal capacitances of the element 306 and the total terminal capacitances of the element 307 are respectively denoted as the reference numerals 4, 5, 2 and 3. As the largest total terminal capacitances among the total terminal capacitances are the reference numeral 5 of the element 303, the wiring capacitance of a wiring of the component 1 of a difference between the total terminal capacitances of the elements 303 and 302, the wiring capacitance of a wiring of the component 3 of a difference between the total terminal capacitances of the elements 303 and 306, and the wiring capacitance of a wiring of the component 2 of a difference between the total terminal capacitances of the elements 303 and 307, are respectively added to each of the other buffer elements 302, 306 and 307 to equally adjust the load capacitances of the elements 302, 303, 306 and 307 to each other.



配力内配線容量調整部 : 202
配力内配線容量調整部 : 203

LEGAL STATUS

[Date of request for examination] 26.09.2000

[Date of sending the examiner's decision of rejection] 08.07.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Japanese Publication for Unexamined Patent Application

No. 31747/1999 (Tokukaihei 11-31747)

A. Relevance of the Above-identified Document

This document has relevance to all claims of the present application.


[EMBODIMENTS]

[0030]

As shown in Figures 3 and 4, in creation of a clock tree of the clock CLK1, the number of buffer element stages from the clock supplying element 1 to the corresponding clock input are unified with respect to all of clock input element 101 through 113, and the types of buffer element (i.e., driving ability) of the clock supplying element 1, and the second-stage buffer elements 302, 303, 306, and 307 are unified. Further, the deference among the respective terminal capacitances of the clock input terminal elements 201 through 213 connected to the those buffer elements are found, so as to equalize the respective load capacitances to which the buffer elements 302, 303, 306 and 307 are connected. According to the calculation, which reveals that the gross terminal capacitance of the buffer element 302 is 4, the gross terminal capacitance of the buffer element 303 is 5, the gross terminal

capacitance of the buffer element 306 is 2, the gross terminal capacitance of the buffer element 307 is 3. Since the calculation shows that the largest gross terminal capacitance of the buffer element 303 is 5, the other buffer elements 302, 306 and 307 are provided with additional wiring capacitances, respectively, whose quantity is determined based on the differences between the largest buffer element 303 and the respective other buffer elements (i.e., the buffer elements 302, 306 and 307 are provided with 1, 3, and 2, respectively). More specifically, the wiring 316 connected to the buffer element 306 is provided with partial wiring with wiring capacitance of 316-A, and the wiring 317 connected to the buffer element 307 is provided with partial wiring with wiring capacitance of 317-A. As to the wiring 312 connected to the buffer element 302, no capacitance is added since its wiring capacitance is greater than that of the wiring 313 connected to the buffer element 303 as shown above. In this manner, the load capacitances of the respective buffer elements 302, 303, 306 and 307 are unified.

[FIGURE 3]





1 : clock supplying element of the clock CLK1


101~113 : clock input element

201~213 : terminal capacitance value of clock input element

301~303, 306, 307 : buffer element


 : driving ability
large

 : driving ability
medium

 : driving ability
small

[FIGURE 4].

10



wiring layer of vertical wiring: first layer

wiring layer of horizontal wiring: second layer

1 : clock supplying element of the clock CLK1

10 : plane of semiconductor integrated circuit

101~113 : clock input element

201~213 : terminal capacitance value of clock input element

301~303, 306, 307 : buffer element

 : driving ability large
  : driving ability medium
  : driving ability small

310~313, 316, 317 : wiring between elements

316-A, 317-A : partial wiring

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-31747

(43) 公開日 平成11年(1999) 2月2日

(51)Int.Cl. ⁴	識別記号	P I
H 01 L 21/82	G 06 F 17/50	H 01 L 21/82 W
G 06 F 17/50		G 06 F 15/50 6 5 6 D

特許請求 発明者 謝夢項の表 8 O L (全 14 頁)


(21) 出願番号	特開平9-185381	(71) 出願人	000003078 株式会社東芝
(22) 出願日	平成9年(1997) 7月10日	(72) 発明者	木村 一成 神奈川県川崎市幸区堀川町72番地
		(70) 代理人	井理士 三好 秀和 (外3名) 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

(54) 【発明の名称】 半導体集積回路のクロック供給回路及び半導体集積回路の設計方法ならびに半導体集積回路のクロック供給回路網

(51) 【要約】

【課題】 この発明は、製造工程、温度及び電源電圧などの変動によりクロック遅延を一律にし、クロック遅延型(スキュー)を低減した半導体集積回路のクロック設計装置及び設計方法ならびにクロック供給回路網を提供することを課題とする。


【解決手段】 この発明は、バッファ回路の段数、駆動力を同一とし、かつダミーのバッファ回路、ダミーのクロック入力回路、ダミーの配線を付加して各回路の負荷容量が等しくなるように調整して構成される。



(7)


- 1, 2 クロック供給素子
10 半導体集積回路の平面
101~113 クロック入力素子
114~116, 504~512 ダミーのクロック入力素子
201~213, 801~812 クロック入力素子の端子容量値
- 301~307, 701~703, 707, 708 バッファ素子
310~322, 710~721 素子間の配線
318-A, 317-A, 318-A, 319-A, 319-B, 320-A各部分配線
706 ダミーのバッファ素子

【図1】




(8)

【図2】




(10)

【図 6】



1 : クロック信号のクロック発生部
101-110 : クロック入力端子
111-118 : データのクロック入力端子
201-210 : クロック入力端子の端子番号
301-304 : パラメータ
305 : 駆動力大、306 : 駆動力中、307 : 駆動力小


【図 8】



2 : クロック信号のクロック発生部
501-510 : クロック入力端子
511-518 : データのクロック入力端子
601-610 : クロック入力端子の端子番号
701-704 : パラメータ
705 : 駆動力大、706 : 駆動力中、707 : 駆動力小
708 : データのパラメータ


(1)

【図 3】




1 : クロック信号のクロック発生部
101-110 : クロック入力端子
111-118 : データのクロック入力端子
201-210 : クロック入力端子の端子番号
301-304 : パラメータ
305 : 駆動力大、306 : 駆動力中、307 : 駆動力小

【図 4】




10 : 出力端子の端子番号
101-110 : クロック入力端子
111-118 : データのクロック入力端子
201-210 : クロック入力端子の端子番号
301-304 : パラメータ
305 : 駆動力大、306 : 駆動力中、307 : 駆動力小
310-313, 315, 317 : 端子間の配線
316-317 : 各端子間の配線

【図 5】



1 : クロック信号のクロック発生部
101-110 : クロック入力端子
111-118 : データのクロック入力端子
201-210 : クロック入力端子の端子番号
301-304 : パラメータ
305 : 駆動力大、306 : 駆動力中、307 : 駆動力小
310, 311, 313, 314-320 : 端子間の配線
316-317, 318-320 : 各端子間の配線


【図 7】



10 : 出力端子の端子番号
101-110 : クロック入力端子
111-118 : データのクロック入力端子
201-210 : クロック入力端子の端子番号
301-304 : パラメータ
305 : 駆動力大、306 : 駆動力中、307 : 駆動力小
310, 311, 313, 314-320 : 端子間の配線
316-317 : 各端子間の配線

(11)


【図9】



出力分配部の配線：1層目
出力分配部の配線：2層目

2 : クロックQ出力のクロック供給端子
10 : 各出力端子の配線
504~509 : クロック入力端子
510~515 : クロック入力端子
516~518 : クロック入力端子
519~520 : クロック入力端子
521~522 : クロック入力端子
523~524 : クロック入力端子
525~526 : クロック入力端子
527~528 : クロック入力端子
529~530 : クロック入力端子
531~532 : クロック入力端子
533~534 : クロック入力端子
535~536 : クロック入力端子
537~538 : クロック入力端子
539~540 : クロック入力端子
541~542 : クロック入力端子
543~544 : クロック入力端子
545~546 : クロック入力端子
547~548 : クロック入力端子
549~550 : クロック入力端子
551~552 : クロック入力端子
553~554 : クロック入力端子
555~556 : クロック入力端子
557~558 : クロック入力端子
559~560 : クロック入力端子
561~562 : クロック入力端子
563~564 : クロック入力端子
565~566 : クロック入力端子
567~568 : クロック入力端子
569~570 : クロック入力端子
571~572 : クロック入力端子
573~574 : クロック入力端子
575~576 : クロック入力端子
577~578 : クロック入力端子
579~580 : クロック入力端子
581~582 : クロック入力端子
583~584 : クロック入力端子
585~586 : クロック入力端子
587~588 : クロック入力端子
589~590 : クロック入力端子
591~592 : クロック入力端子
593~594 : クロック入力端子
595~596 : クロック入力端子
597~598 : クロック入力端子
599~600 : クロック入力端子
601~602 : クロック入力端子
603~604 : クロック入力端子
605~606 : クロック入力端子
607~608 : クロック入力端子
609~610 : クロック入力端子
611~612 : クロック入力端子
613~614 : クロック入力端子
615~616 : クロック入力端子
617~618 : クロック入力端子
619~620 : クロック入力端子
621~622 : クロック入力端子
623~624 : クロック入力端子
625~626 : クロック入力端子
627~628 : クロック入力端子
629~630 : クロック入力端子
631~632 : クロック入力端子
633~634 : クロック入力端子
635~636 : クロック入力端子
637~638 : クロック入力端子
639~640 : クロック入力端子
641~642 : クロック入力端子
643~644 : クロック入力端子
645~646 : クロック入力端子
647~648 : クロック入力端子
649~650 : クロック入力端子
651~652 : クロック入力端子
653~654 : クロック入力端子
655~656 : クロック入力端子
657~658 : クロック入力端子
659~660 : クロック入力端子
661~662 : クロック入力端子
663~664 : クロック入力端子
665~666 : クロック入力端子
667~668 : クロック入力端子
669~670 : クロック入力端子
671~672 : クロック入力端子
673~674 : クロック入力端子
675~676 : クロック入力端子
677~678 : クロック入力端子
679~680 : クロック入力端子
681~682 : クロック入力端子
683~684 : クロック入力端子
685~686 : クロック入力端子
687~688 : クロック入力端子
689~690 : クロック入力端子
691~692 : クロック入力端子
693~694 : クロック入力端子
695~696 : クロック入力端子
697~698 : クロック入力端子
699~700 : クロック入力端子
701~702 : クロック入力端子
703~704 : クロック入力端子
705~706 : クロック入力端子
707~708 : クロック入力端子
709~710 : クロック入力端子
711~712 : クロック入力端子
713~714 : クロック入力端子
715~716 : クロック入力端子
717~718 : クロック入力端子
719~720 : クロック入力端子
721~722 : クロック入力端子
723~724 : クロック入力端子
725~726 : クロック入力端子
727~728 : クロック入力端子
729~730 : クロック入力端子
731~732 : クロック入力端子
733~734 : クロック入力端子
735~736 : クロック入力端子
737~738 : クロック入力端子
739~740 : クロック入力端子
741~742 : クロック入力端子
743~744 : クロック入力端子
745~746 : クロック入力端子
747~748 : クロック入力端子
749~750 : クロック入力端子
751~752 : クロック入力端子
753~754 : クロック入力端子
755~756 : クロック入力端子
757~758 : クロック入力端子
759~760 : クロック入力端子
761~762 : クロック入力端子
763~764 : クロック入力端子
765~766 : クロック入力端子
767~768 : クロック入力端子
769~770 : クロック入力端子
771~772 : クロック入力端子
773~774 : クロック入力端子
775~776 : クロック入力端子
777~778 : クロック入力端子
779~780 : クロック入力端子
781~782 : クロック入力端子
783~784 : クロック入力端子
785~786 : クロック入力端子
787~788 : クロック入力端子
789~790 : クロック入力端子
791~792 : クロック入力端子
793~794 : クロック入力端子
795~796 : クロック入力端子
797~798 : クロック入力端子
799~800 : クロック入力端子
801~802 : クロック入力端子
803~804 : クロック入力端子
805~806 : クロック入力端子
807~808 : クロック入力端子
809~810 : クロック入力端子
811~812 : クロック入力端子
813~814 : クロック入力端子
815~816 : クロック入力端子
817~818 : クロック入力端子
819~820 : クロック入力端子
821~822 : クロック入力端子
823~824 : クロック入力端子
825~826 : クロック入力端子
827~828 : クロック入力端子
829~830 : クロック入力端子
831~832 : クロック入力端子
833~834 : クロック入力端子
835~836 : クロック入力端子
837~838 : クロック入力端子
839~840 : クロック入力端子
841~842 : クロック入力端子
843~844 : クロック入力端子
845~846 : クロック入力端子
847~848 : クロック入力端子
849~850 : クロック入力端子
851~852 : クロック入力端子
853~854 : クロック入力端子
855~856 : クロック入力端子
857~858 : クロック入力端子
859~860 : クロック入力端子
861~862 : クロック入力端子
863~864 : クロック入力端子
865~866 : クロック入力端子
867~868 : クロック入力端子
869~870 : クロック入力端子
871~872 : クロック入力端子
873~874 : クロック入力端子
875~876 : クロック入力端子
877~878 : クロック入力端子
879~880 : クロック入力端子
881~882 : クロック入力端子
883~884 : クロック入力端子
885~886 : クロック入力端子
887~888 : クロック入力端子
889~890 : クロック入力端子
891~892 : クロック入力端子
893~894 : クロック入力端子
895~896 : クロック入力端子
897~898 : クロック入力端子
899~900 : クロック入力端子
901~902 : クロック入力端子
903~904 : クロック入力端子
905~906 : クロック入力端子
907~908 : クロック入力端子
909~910 : クロック入力端子
911~912 : クロック入力端子
913~914 : クロック入力端子
915~916 : クロック入力端子
917~918 : クロック入力端子
919~920 : クロック入力端子
921~922 : クロック入力端子
923~924 : クロック入力端子
925~926 : クロック入力端子
927~928 : クロック入力端子
929~930 : クロック入力端子
931~932 : クロック入力端子
933~934 : クロック入力端子
935~936 : クロック入力端子
937~938 : クロック入力端子
939~940 : クロック入力端子
941~942 : クロック入力端子
943~944 : クロック入力端子
945~946 : クロック入力端子
947~948 : クロック入力端子
949~950 : クロック入力端子
951~952 : クロック入力端子
953~954 : クロック入力端子
955~956 : クロック入力端子
957~958 : クロック入力端子
959~960 : クロック入力端子
961~962 : クロック入力端子
963~964 : クロック入力端子
965~966 : クロック入力端子
967~968 : クロック入力端子
969~970 : クロック入力端子
971~972 : クロック入力端子
973~974 : クロック入力端子
975~976 : クロック入力端子
977~978 : クロック入力端子
979~980 : クロック入力端子
981~982 : クロック入力端子
983~984 : クロック入力端子
985~986 : クロック入力端子
987~988 : クロック入力端子
989~990 : クロック入力端子
991~992 : クロック入力端子
993~994 : クロック入力端子
995~996 : クロック入力端子
997~998 : クロック入力端子
999~1000 : クロック入力端子

【図12】



1 : クロックQ出力のクロック供給端子
101~113 : クロック入力端子
201~213 : クロック入力端子の端子番号

【図14】

